🇺🇸 Упаковка. EMIB-T. США Intel наращивает мощности в передовой упаковке: EMIB-T бросает вызов CoWoS На фоне острого дефицита мощностей TSMC по технологии CoWoS, Intel ставит на развитие собственных решений в области передовой упаковки чипов. Компания не только инвестирует в расширение и осовременивание производственных мощностей, но и предлагает заказчикам альтернативную архитектуру EMIB-T, и это заявка на сокращение разрыва с TSMC. Новые мощности и стратегия В 2026 году Intel запускает полноценное производство на своем передовом упаковочном комплексе в Малайзии (проект Pelican). Завод, готовность которого достигла 99%, потребовал инвестиций около $7 млрд. Здесь будут развернуты линии для технологий EMIB и Foveros, что позволит обрабатывать чипы для высокопроизводительных вычислений. Одновременно с этим Intel активизировала производство на мощностях своего партнера Amkor в Южной Корее и продолжает расширять площадку в Рио-Ранчо (США). Это создает географически распределенную цепочку поставок, что необходимо американцам для снижения зависимости от азиатских производителей. Упаковка EMIB-T Основное отличие технологии EMIB (Embedded Multi-die Interconnect Bridge) от CoWoS от TSMC - архитектурное. Вместо использования дорогостоящего кремниевого интерпозера размером с чип, Intel встраивает крошечные «кремниевые мосты» только там, где необходимо соединить кристаллы. EMIB-T дополняют сквозные кремниевые переходы (TSV), что обеспечивает более высокую плотность соединений и эффективную передачу питания. Это позволяет Intel наращивать масштаб системных модулей, поддерживая все большее количество чипов памяти и вычислительных блоков. По заявлениям компании, текущие возможности EMIB - упаковка модулей в 6 раз больше стандартного блока (ретикла); к 2028 году планируется увеличить этот предел вдвое - до 12 блоков. Для сравнения, от CoWoS-L TSMC ожидается уровень 9,5 крат. Размеры и будущее упаковки В рамках стратегии масштабирования Intel планирует увеличить размер подложек для чипов с текущих 100×100 мм до 120×120 мм, что позволит размещать на одной подложке до 12 стеков памяти HBM4. Долгосрочная цель - внедрение подложек 120×180 мм, способных нести до 24 стеков памяти HBM5. Одновременно компания развивает технологию стеклянных подложек (glass core), которые обеспечивают лучшую "плоскостность" и термостабильность по сравнению с органическими материалами, что критически важно для многочиповых модулей будущего. Клиенты и экономика По данным аналитиков Bernstein, себестоимость упаковки с использованием EMIB-T оценивается в «несколько сотен долларов» на чип, тогда как CoWoS для аналогичного по сложности процессора уровня Rubin обходится в $900–1000. Интерес к технологии уже проявили крупные игроки. Сообщается, что Google (в партнерстве с MediaTek) рассматривает EMIB-T для своих тензорных процессоров (TPU) 2027 года, а компания на M* оценивает возможность использования технологии в ускорителях MTIA. Риски и вызовы Основной риск - отсутствие опыта внешнего производства EMIB-T: встраивание кремниевых мостов в органическую подложку создает проблемы с выходом годных изделий из-за несоответствия материалов и механического напряжения. Кроме того, увеличение размеров подложек повышает риск коробления (от англ. warpage). Тем не менее, в ситуации когда все мощности TSMC выкуплены, а также за счет стремления крупных заказчиков диверсифицировать цепочки поставок, у Intel есть шанс закрепиться на быстрорастущем рынке упаковки ИИ-чипов. Как отмечают аналитики, если компании удастся наладить стабильное массовое производство, передовая упаковка может стать для нее «окном возможностей» в контрактном бизнесе. □ ✓ подписаться на канал ; другие площадки RUSmicro: MForum и Чипы и чиплеты в VK