VFA (Verification For All)

⚡️Новое уникальное занятие по верификации RISC-V⚡️ Доброго времени суток, дорогие единомышленники! ⌨️ В июне 2024 года я создал курс по функциональной верификации RISC-V ядер, которому, по моему мнению, в настоящее время не существует аналогов в открытом доступе. Существующие материалы разрозненны, а русскоязычные просто отсутствуют. ⌨️ Сегодня я завершил работу над массивным обновлением, добавляющим в курс новое практическое занятие. Оно посвящено индустриальному Step-and-Compare подходу к вери...

⚡️Открытый ознакомительный курс по функциональной верификации RISC-V ядер⚡️ Доброго времени суток, дорогие читатели! Еще в прошлом посте я рассказывал вам о том, что разрабатываю курс по верификации RISC-V ядер. И рад поделиться, что сегодня я завершил его первую версию. В настоящее время курс размещен на GitHub и открыт для каждого. Делюсь с вами ссылкой на репозиторий. Вас там ждет много интересного. Например: - напишем собственную тестовую программу - запустим симуляцию в Verilator - проанали...

🔹Доброго времени суток, дорогие читатели! Спустя несколько месяцев затишья делюсь с вами уникальным контентом. А именно — целым циклом статей, посвященным подробному разбору основных концепций библиотеки универсальной методологии верификации (UVM). Я решил назвать его Demystifying UVM. 🔹Подавляющее большинство инженеров (в том числе и автор) при знакомстве с UVM задавали себе множество вопросов. Например о том, как работает type_id::create() и почему нельзя просто использовать new()? Или зачем...

Кодовое покрытие в функциональной верификации: все говорят, но никто не использует. Доброго времени суток, дорогие читатели! Сегодня делюсь своими мыслями по поводу кодового покрытия (англ. code coverage). Да не просто мыслями, там и примеры есть с командами для их воспроизведения, набор хороших практик и даже небольшой бенчмарк. Приятного чтения! P.S. Начиная с этой публикации, все сопроводительные материалы к постам будут размещаться в GitHub репозитории VFA.

⚡️Время обновлений! Дорогие читатели, хочу поделиться с вами двумя интересными и важными новостями об улучшении существующих материалов. ▶️ Добавление раздела Bug Hunting в открытый курс по верификации RISC-V ядер. ✔️ Анализируя материалы данного курса, я пришел к выводу, что упустил важный нюанс. В нем отсутствовали разборы реальных (или приближенных к реальности) ситуаций обнаружения и исправления ошибок в RTL процессорных ядер. ✔️ Я кардинально изменил ситуацию, добавив особый раздел, в котор...

🔹Доброго времени суток, дорогие читатели! Вышла вторая статья цикла Demystifying UVM, посвященная фабрике UVM. В ней подробно разобран исходный код, отвечающий за создание компонентов и переопределение их типов. ⚡️Demystifying UVM: Фабрика, часть 2⚡️ 🔹Обратите внимание на раздел Playground, в котором упоминается возможность запуска простейших примеров (и их модификации) на основе авторской версии библиотеки UVM, которая для данной статьи доступна в соответствующей директории. 🔹Все исходные фа...

🔸Доброго времени суток, дорогие читатели! Любите ли вы делиться знаниями? Рассказывать о событиях в жизни, которые оказали на вас влияние и помогли в будущем? 🔸Профессия — часть жизни. Поделиться накопленным опытом и предупредить ошибки — именно эти цели я преследую, запуская цикл статей SystemVerilog Gotchas, Tips and Tricks. А еще я выигрываю себе время на разработку очередной части Demistifying UVM😁 🔸В данном цикле я буду делиться с вами интересными особенностями языка SystemVerilog и тем...

SystemVerilog IEEE 1800-2023. Обзор нововведений. Доброго времени суток, дорогие читатели! Не могу пройти мимо значительного события в сфере микроэлектроники, а уж в сфере её верификации и подавно. 28 февраля 2024 года была опубликована новая версия стандарта языка SystemVerilog 2023. Итак, что же стандарт 2023 года принесёт нового в существующий "уклад" инженеров? Давайте разбираться! Данный пост представляет собой краткий авторский обзор нововведений. Обзор каждого нововведения будет содержать...

Доброго времени суток, дорогие единомышленники! После некоторого затишья у меня для вас 🆕новостной пост🆕. Вот чем я хочу с вами поделиться: 1. На днях в канале выйдет заметка про использование параметризованных интерфейсов в верификационном окружении. На эту тему я видел уже не одно обсуждение (например, тут и тут). Решил максимально просто и доступно осветить эту тему. 2. Теперь для подавляющего большинства примеров из моих заметок будут предоставляться скрипты для запуска при помощи открытых...

SystemVerilog и функциональное покрытие. Дорога длиной в 3 часа. Доброго времени суток, дорогие читатели! Некоторые из вас уже знают, что я веду курс лекций в школе синтеза цифровых схем. Запланировано 9 лекций, 8 из которых уже прочитано (ссылки в комментариях). В будущем записи я планирую перенести и в этот канал как альтернативный источник. Но теперь к делу. Делюсь с вами еще не опубликованной и дополненной мной записью лекции по функциональному покрытию. В каждое занятие я стараюсь вкладыват...